作者：dunleavy [ 返回 ]

1.　可用串个电阻的办法，降低控制电路上下沿跳变速率。
2.　尽量让时钟信号电路周围的电势趋近于0，用地线将时钟区圈起来，时钟线要尽量短。
3.　I/O驱动电路尽量*近印制板边。
4.　闲置不用的门电路输出端不要悬空，闲置不用的运放正输入端要接地，负输入端接输出端。
5.　尽量用45°折线而不用90°折线, 布线以减小高频信号对外的发射与耦合。
6.　时钟线垂直于I/O线比平行于I/O线干扰小。
6.　元件的引脚要尽量短。
8.　石英晶振下面和对噪声特别敏感的元件下面不要走线。
9.　弱信号电路、低频电路周围地线不要形成电流环路。
10. 需要时，线路中加铁氧体高频扼流圈，分离信号、噪声、电源、地。
印制板上的一个过孔大约引起0.6pF的电容；一个集成电路本身的封装材料引起2pF~10pF的分布电容；一个线路板上的接插件，有520μH的分布电感；一个双列直插的24引脚集成电路插座，引入4μH~18μH的分布电感。